Национальный цифровой ресурс Руконт - межотраслевая электронная библиотека (ЭБС) на базе технологии Контекстум (всего произведений: 523077)
Консорциум Контекстум Информационная технология сбора цифрового контента
Уважаемые СТУДЕНТЫ и СОТРУДНИКИ ВУЗов, использующие нашу ЭБС. Рекомендуем использовать новую версию сайта.
  Расширенный поиск
Результаты поиска

Нашлось результатов: 12712 (1,90 сек)

Свободный доступ
Ограниченный доступ
Уточняется продление лицензии
1

Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения в объеме микросхем программируемой логики. Часть 2 [Электронный ресурс] / Н. Борисенко // Компоненты и технологии .— 2016 .— №9(182) .— С. 40-50 .— Режим доступа: https://rucont.ru/efd/446661

Автор: Борисенко Николай

Мы продолжаем знакомство с универсальными моделями блоков памяти с организацией FIFO, синтезируемыми в базисах элементов преобладающего большинства семейств ПЛИС различных производителей. Представленные модели унифицированы по интерфейсам для портов записи и считывания данных. Приведены конфигурации синхронных блоков FIFO, имеющих различную информационную емкость и внутреннюю структуру, представляющие интерес с позиций масштабируемости и взаимозаменяемости

Первое — масштабируемость блока памяти (тракта данных) буфера FIFO. <...> Исходное состояние буфера FIFO показано на рис. 3а. <...> Буфер FIFO пуст. Рассмотрим ситуацию, когда в пустой буфер записали три слова и считали одно слово. <...> Для заполнения буфера FIFO выполнены еще две операции записи, приведшие буфер в состояние «заполнен», <...> Последовательная топология тракта данных буфера FIFO Рис. 6.

2

Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения в объеме микросхем программируемой логики [Электронный ресурс] / Н. Борисенко // Компоненты и технологии .— 2016 .— №8 (181) .— С. 59-67 .— Режим доступа: https://rucont.ru/efd/415790

Автор: Борисенко Николай

В статье рассмотрена организация универсальных моделей блоков памяти с организацией FIFO, синтезируемых в базисах элементов преобладающего большинства семейств ПЛИС различных производителей. Все описанные модели унифицированы по интерфейсам для портов записи и считывания данных. Приведены конфигурации синхронных блоков FIFO, имеющих различную информационную емкость и внутреннюю организацию, представляющие интерес с позиций масштабируемости и взаимозаменяемости.

Выход FULL отражает состояние заполнения буфера FIFO следующим образом: если во внутренней памяти FIFO <...> Вход WREN управляет записью слов данных в буфер FIFO. <...> записанных слов данных в буфере FIFO. <...> Первое записанное в буфер FIFO слово сохраняется в регистре RG_0. <...> На основе описанной модели буфера FIFO с глубиной записи три слова была создана упрощенная модель буфера

3

Организация масштабируемого блока управления синхронным буфером FIFO с унифицированным интерфейсом [Электронный ресурс] / Н. Борисенко // Компоненты и технологии .— 2017 .— №1(186) .— С. 98-106 .— Режим доступа: https://rucont.ru/efd/561212

Автор: Борисенко Николай

В статье описано решение задачи, предусматривающей построение универсальной модели тракта управления буфером памяти типа FIFO. Предложена классификация типов внутренней двухпортовой памяти ПЛИС по принципу реализации операции чтения. Приведены синтезируемые модели трактов управления буфером FIFO для двух типов двухпортовой памяти, имеющие конфигурируемые параметры ширины тракта данных и емкости. Рассмотрено тестовое окружение для верификации синтезируемых моделей буфера FIFO

Рассмотрено тестовое окружение для верификации синтезируемых моделей буфера FIFo. <...> FIFO; 2) при записи слова в пустой буфер FIFO; 3) при одновременном чтении и записи слова данных при <...> чтением в составе буфера FIFO отражает таблица. <...> Процесс управления блоком памяти с регистровым чтением в составе буфера FIFO Состояние буфера Действие <...> Наглядно задержки буфера FIFO демон‑ стрирует рис. 7.

4

Доверенная загрузка ОС Linux для Vybrid VF6  с использованием СнК SmartFusion2. Часть 2. Программная и аппаратная реализация [Электронный ресурс] / А. Самоделов // Компоненты и технологии .— 2017 .— №2(187) .— С. 69-78 .— Режим доступа: https://rucont.ru/efd/582492

Автор: Самоделов Андрей

В первой части статьи были подробно рассмотрены детали криптографической реализации доверенной загрузки целевого процессора с использованием внешнего доверенного устройства (корня доверия) на базе микросхемы SmartFusion2. Во второй части публикации описаны программные и аппаратные средства, использованные в образце разработки, иллюстрирующем процесс доверенной загрузки

— флаг «входной буфер FIFO блока AES пуст». 1 Не используется (при чтении возвращает 0). 2 AES_OUT_FIFO_EF <...> — флаг «выходной буфер FIFO блока AES пуст». 3 AES_DONE — завершение цикла AES-зашифрования. 4 Не используется <...> Очищается при чтении. 0x8 Регистр управления записью во входной буфер FIFO блока AES (AES Input FIFO <...> Write Enable Register) 1’b1 Разрешение записи во входной буфер FIFO блока AES. <...> буфера FIFO блока AES.

5

SmartFusion2 SoC FPGA: безопасность прежде всего! [Электронный ресурс] / А. Самоделов // Компоненты и технологии .— 2016 .— №7 (180) .— С. 90-98 .— Режим доступа: https://rucont.ru/efd/417272

Автор: Самоделов Андрей

Требования по безопасности, которым в последнее время уделяется большое внимание при проектировании устройств передачи, хранения и обработки данных, не могли оставить в стороне специалистов компании Microsemi — мирового лидера в производстве высоконадежных программируемых логических микросхем (ПЛИС). Появившееся недавно семейство «систем-на-кристалле» (System-on-a-Chip, SoC) SmartFusion2 SoC FPGA позволяет решать вопросы безопасности на уровне защиты кода и пользовательских данных, хранящихся внутри микросхемы и за ее пределами, а также защиты каналов передачи данных.

В Ethernet MAC‑контроллер на аппаратном уровне поддерживает следующие функции: • внутренний буфер FIFO <...> передатчика, раз‑ мером 4 кбайт, и внутренний буфер FIFO приемника, размером 8 кбайт; • IEEE 802.3X <...> В состав контроллера SPI входят два 32‑битных буфера FIFO глубиной 4 для при‑ ема и передачи данных. <...> Запись данных в регистр Tx data вызывает запись данных в буфер FIFO пере‑ датчика. <...> Аналогично, чтение из регистра Rx data вызывает чтение данных из буфера FIFO приемника.

6

Системный контроллер СнК SmartFusion2 SoC FPGA и ПЛИС IGLOO2 FPGA [Электронный ресурс] / А. Самоделов // Компоненты и технологии .— 2016 .— №9(182) .— С. 71-84 .— Режим доступа: https://rucont.ru/efd/446664

Автор: Самоделов Андрей

В статье описаны подсистемы и интерфейсы системного контроллера (System Controller) микросхем SmartFusion2 и IGLOO2, который управляет программированием микросхем и обрабатывает запросы от системных служб. С помощью системного контроллера производятся наиболее важные действия в течение жизненного цикла микросхемы: тактирование, программирование, защита конфигурации и данных, отслеживание попыток несанкционированного доступа и реакция на них, вывод микросхемы из эксплуатации путем обнуления в одном из трех режимов (в случае необходимости или как реакция на попытку несанкционированного доступа)

Он содержит интерфейс к шине APB шириной 1 байт, буфер FIFO для передачи данных глубиной 8 байт и буфер <...> Генерируются следующие прерывания: • буфер RX FIFO не пустой; • буфер TX FIFO не заполнен; • буфер TX <...> Данные из приемного буфера FIFO блока COMM_BLK могут передаваться в любую отображаемую область памяти <...> MSS/HPMS, а данные из любой отображаемой области в MSS/HPMS могут направляться в передающий буфер FIFO <...> Приемный (RX FIFO) и передающий (TX FIFO) буферы тактируются сигналом тактирования данных (50-МГц RC-генератор

7

№2 (139) [Компоненты и технологии, 2013]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

), слово данных будет переда‑ но из FIFO на следующем такте (при условии, что буфер FIFO обеспечивает <...> Функциональная схема реализации сое‑ динений между DTP, буфером FIFO и DRP по принципу включения FIFO <...> Схема включения буфера FIFO «в разрыв» тракта данных Рис. 7. <...> Нет ограничений к используемым буферамFIFO по задержкам. <...> они реализованы внутри буферов FIFO.

Предпросмотр: Компоненты и технологии №2 (139) 2013.pdf (0,2 Мб)
8

№9(182) [Компоненты и технологии, 2016]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Исходное состояние буфера FIFO показано на рис. 3а. <...> Буфер FIFO пуст. Рассмотрим ситуацию, когда в пустой буфер записали три слова и считали одно слово. <...> Для заполнения буфера FIFO выполнены еще две операции записи, приведшие буфер в состояние «заполнен», <...> Последовательная топология тракта данных буфера FIFO Рис. 6. <...> Генерируются следующие прерывания: • буфер RX FIFO не пустой; • буфер TX FIFO не заполнен; • буфер TX

Предпросмотр: Компоненты и технологии №9 2016.pdf (0,1 Мб)
9

Микроконтроллеры Pearl Gecko и Jade Gecko: первые «драгоценные камни» среди микроконтроллеров EFM32 [Электронный ресурс] / А. Курилин // Компоненты и технологии .— 2017 .— №5(190) .— С. 102-106 .— Режим доступа: https://rucont.ru/efd/600504

Автор: Курилин Алексей

В статье описаны два семейства микроконтроллеров EFM32 нового поколения Gemstones («драгоценные камни») компании Silicon Labs. Эти серии кристаллов именуются Pearl Gecko и Jade Gecko и являются первыми представителями очередного витка развития всего семейства. Специалисты компании сделали очередной шаг в повышении степени интеграции на кристалл широкого набора периферийных блоков, оперативной и Flash-памяти, а также провели работы по улучшению энергопотребления данных устройств

передает сигнал старта через периферийную рефлексную систему, а результаты преобразований помещаются в буфер <...> FIFO, имеющийся при АЦП, откуда данные забирает контроллер DMA. <...> режимом автоматического сканирования по заданным каналам, результаты преобразования также помещаются в буфер <...> FIFO с указанием номера канала, откуда эти данные получены.

10

Обзор периферии радиационно-стойкого 32-разрядного микроконтроллера 1874ВЕ10Т [Электронный ресурс] / И. Потапов, Смерек, Тарасов // Компоненты и технологии .— 2016 .— №12(185) .— С. 79-82 .— Режим доступа: https://rucont.ru/efd/543677

Автор: Потапов Игорь

Данная публикация продолжает цикл статей, посвященных новому отечественному 32-разрядному радиационно-стойкому микроконтроллеру 1874ВЕ10Т, создаваемому в АО «НИИЭТ», базирующемуся на оригинальной системе команд и разрабатываемому в рамках ОКР, проводимой Министерством промышленности и торговли РФ (шифр: «Обработка-28»). В предыдущей статье («Компоненты и технологии» № 2’2016) рассказывалось об особенностях процессорного ядра и подсистемы прерываний

частоты работы модуля; • 13 источников прерываний и возможность их выборочного включения; • встроенные FIFO-буферы <...> на прием и передачу; • контроль состояний FIFO-буферов; • возможность упрощенной отправки кодов времени <...> Также в составе приемопередатчика предусмотрено два буфера типа FIFO. <...> Как только на выводе (в канале) обнаруживается запрограммированное событие, в накопительный буфер FIFO <...> В режиме FIFO чтение накопительного буфера реализуется через регистр HSIFIFOPORT, при этом подразумевается

11

СТРУКТУРА И АЛГОРИТМ ФУНКЦИОНИРОВАНИЯ АППАРАТУРЫ МНОГОКАНАЛЬНОГО КРИСТАЛЛИЧЕСКОГО КАЛОРИМЕТРА ДЛЯ РАБОТЫ ПРИ БОЛЬШИХ ЗАГРУЗКАХ [Электронный ресурс] / Аульченко [и др.] // Автометрия .— 2015 .— №1 .— С. 40-48 .— Режим доступа: https://rucont.ru/efd/354843

Автор: Аульченко

Предложен алгоритм вычисления амплитуд и времени появления сигналов при непрерывной их оцифровке в многоканальном калориметре детектора для физики высоких энергий; представлена структура разработанных аппаратных средств его реализации и результаты тестирования серийных образцов электронных модулей.

Измеренные последовательные значения текущей величины сигнала записываются в кольцевой буфер и далее <...> С аналогичной целью используется буфер FIFO для сигналов триггера, поступающих из модуля ECLCollector <...> и управляющих запуском преобразования в АЦП и положением указателя записи в буфер ADC DATA. <...> DSP Óïàêîâùèê Êîíòðîëëåð (FIFO) ALMOST_BUSY Trigger ÏËÈÑ ShaperDSP SDRAM1 E C L C ol le ct or ADC1 ADC16 <...> Т. 51, № 1 Для снижения требований к вычислительной мощности процессора при записи данных в буфер DSP

12

№8 [Компоненты и технологии, 2018]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

В составе большинства современных цифровых устройств имеются буферы памяти типа FIFO. <...> Буфер FIFO должен быть снабжен двумя интерфейсами: портом записи и портом чтения. <...> Так как буфер FIFO хранит данные в виде слов фиксированной разрядности, его интерфейсы укладываются в <...> В работах [9–12] приведены модели буферов FIFO с унифицированным интерфейсом. <...> FIFO, независимо от наличия свободного места в буфере.

Предпросмотр: Компоненты и технологии №8 2018.pdf (0,1 Мб)
13

Использование механизма фрод-ловушки в системе SIP на действующей сети оператора связи РФ [Электронный ресурс] / Матвеев, Морозов // Электросвязь .— 2016 .— №3 .— С. 48-51 .— Режим доступа: https://rucont.ru/efd/419106

Автор: Матвеев

Приводятся алгоритм и описание разработанного механизма защиты от угрозы фрода в находящейся в эксплуатации системе SIP на сети одного из операторов связи РФ. Показано, что данный механизм позволяет обнаруживать угрозы фрода, защита от которых отсутствует

Отфильтрованные в этом модуле SIP-сообщения передаются в буфер FIFO (first in first out) 2, в котором <...> Модуль анализа 3 последовательно извлекает SIPсообщения из буфера и, сопоставляя их с имеющимися в базе

14

№8 (181) [Компоненты и технологии, 2016]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Выход FULL отражает состояние заполнения буфера FIFO следующим образом: если во внутренней памяти FIFO <...> Вход WREN управляет записью слов данных в буфер FIFO. <...> записанных слов данных в буфере FIFO. <...> Первое записанное в буфер FIFO слово сохраняется в регистре RG_0. <...> На основе описанной модели буфера FIFO с глубиной записи три слова была создана упрощенная модель буфера

Предпросмотр: Компоненты и технологии №8 2016.pdf (0,1 Мб)
15

№2(187) [Компоненты и технологии, 2017]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

— флаг «входной буфер FIFO блока AES пуст». 1 Не используется (при чтении возвращает 0). 2 AES_OUT_FIFO_EF <...> — флаг «выходной буфер FIFO блока AES пуст». 3 AES_DONE — завершение цикла AES-зашифрования. 4 Не используется <...> Очищается при чтении. 0x8 Регистр управления записью во входной буфер FIFO блока AES (AES Input FIFO <...> Write Enable Register) 1’b1 Разрешение записи во входной буфер FIFO блока AES. <...> буфера FIFO блока AES.

Предпросмотр: Компоненты и технологии №2(187) 2017.pdf (0,2 Мб)
16

№1(186) [Компоненты и технологии, 2017]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Рассмотрено тестовое окружение для верификации синтезируемых моделей буфера FIFo. <...> FIFO; 2) при записи слова в пустой буфер FIFO; 3) при одновременном чтении и записи слова данных при <...> чтением в составе буфера FIFO отражает таблица. <...> Процесс управления блоком памяти с регистровым чтением в составе буфера FIFO Состояние буфера Действие <...> Наглядно задержки буфера FIFO демон‑ стрирует рис. 7.

Предпросмотр: Компоненты и технологии №1 2017.pdf (0,1 Мб)
17

№5 [Электронные компоненты, 2018]

издается с 1995 года, и уже более 15 лет является авторитетным источником профессиональной информации для разработчиков электронной аппаратуры, технического руководства предприятий отрасли, директоров по снабжению и надежным маркетинговым партнером для производителей и дистрибьюторов электронных компонентов

В состав каналов входят отдельные на прием и передачу буферы FIFo емкостью 16 байт. <...> Емкость буфера FIFo составляет 64 байт. <...> Программируется 7или 10-бит адресация, объем буферов FIFo в каждом канале составляет 8 байтов. <...> Для каждого оконечного устройства предусмотрен буфер FIFo емкостью 2 Кбайт. <...> Предусмотрены буферы для передачи и приема данных, а также дополнительные FIFo.

Предпросмотр: Электронные компоненты №5 2018.pdf (0,2 Мб)
18

№12 [Компоненты и технологии, 2012]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Унифицированный интерфейс синхронного буфера FIFO показан на рис. 1. <...> Выход FULL отражает состояние заполнения буфера FIFO следующим образом: если во внутренней памяти FIFO <...> Вход WREN управляет записью слов данных в буфер FIFO. <...> DTP передать слово данных, а красный — заполнение буфера FIFO. <...> Первая модель буфера FIFO имеет емкость в 16 слов данных.

Предпросмотр: Компоненты и технологии №12 2012.pdf (0,6 Мб)
19

№3 [Компоненты и технологии, 2018]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Когда происходит удар, данные, накопленные прежде, «замораживаются» в буфере FIFO. <...> Без буфера FIFO для получения данных перед событием потребуется непрерывная 1 В РФ ему соответствует <...> Буфер FIFO акселерометров ADXL362 и ADXL363 может хранить данные, полученные в течение последних 13 с <...> Буфер FIFO акселерометра ADXL372 имеет возможность хранить пиковые значения ускорения по каждой оси. <...> Самая длинная продолжительность времени, в течение которого заполняется буфер FIFO, составляет 1,28 с

Предпросмотр: Компоненты и технологии №3 2018.pdf (0,2 Мб)
20

Цифровая обработка сигналов и сигнальные процессоры учеб. пособие

Автор: Иванова В. Г.
Изд-во ПГУТИ

Учебное пособие «Цифровая обработка сигналов и сигнальные процессоры» в доступной форме изложен материал, описывающий процессы, происходящие в устройствах цифровой обработки сигналов (ЦОС). Описаны процессы дискретизации и квантования сигналов, приводятся сведения из теории Z-преобразования, быстрого преобразования Фурье, вейвлет-преобразования, обширный материал посвящен цифровым фильтрам, цифровым генераторам, фазорасщепителям, демодуляторам и т.д. Рассмотрена архитектура сигнальных процессоров и организация вычислений в них, приведены методики расчета различных устройств ЦОС и программы их расчета и моделирования. По сравнению с первым изданием расширен раздел «Дискретное преобразование Фурье» и добавлены материалы по синтезу цифровых фильтров в программной среде Matlab, Материал пособия содержит много рисунков, поясняющих происходящие в устройствах ЦОС процессы, а также временные диаграммы, графики и характеристики различных устройств ЦОС.

FIFO Канал №3, Буфер FIFO Канал №2, Буфер FIFO Канал №1, Буфер FIFO Чтение Рисунок 8.14 Функциональная <...> Для повышения производительности контроллера используются четыре буферизированных канала FIFO (First <...> буфера в памяти. <...> Около каждого буфера слева указан относительный адрес ячеек памяти буфера. <...> Состояние буферов показано на рисунке 10.20. 0 1 2 0 1 2 Буфер отсчетов сигнала Буфер коэффициентов 0.1

Предпросмотр: Цифровая обработка сигналов и сигиальныс процессоры учебное пособие .pdf (0,4 Мб)
21

Цифровая обработка сигналов и сигнальные процессоры учеб. пособие

Автор: Иванова В. Г.
ИУНЛ ПГУТИ

В учебном пособии в доступной форме изложен материал, описывающий процессы, происходящие в устройствах цифровой обработки сигналов (ЦОС). Описаны процессы дискретизации и квантования сигналов, приводятся сведения из теории Z-преобразования, быстрого преобразования Фурье, вейвлет-преобразований, обширный материал посвящен цифровым фильтрам, цифровым генераторам,фазорасщепителям, демодуляторам и т. д. Описана архитектура сигнальных процессоров и организация вычислений в них, приведены методики расчета различных устройств ЦОС и программы их расчета и моделирования. Материал пособия содержит много рисунков, поясняющих происходящие в устройствах ЦОС процессы, а также временные диаграммы, графики и характеристики различных устройств ЦОС.

Канал №4, Буфер FIFO Канал №3, Буфер FIFO Канал №2, Буфер FIFO Канал №1, Буфер FIFO Чтение Рисунок 8.20 <...> Для повышения производительности контроллера используются четыре буферизированных канала FIFO (First <...> буфера в памяти. <...> Около каждого буфера слева указан относительный адрес ячеек памяти буфера. <...> Состояние буферов показано на рисунке 10.21. 0 1 2 0 1 2 Буфер отсчетов сигнала Буфер коэффициентов 0.1

Предпросмотр: Цифровая обработка сигналов и сигнальные процессоры.pdf (0,7 Мб)
22

№7 (180) [Компоненты и технологии, 2016]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

В Ethernet MAC‑контроллер на аппаратном уровне поддерживает следующие функции: • внутренний буфер FIFO <...> передатчика, раз‑ мером 4 кбайт, и внутренний буфер FIFO приемника, размером 8 кбайт; • IEEE 802.3X <...> В состав контроллера SPI входят два 32‑битных буфера FIFO глубиной 4 для при‑ ема и передачи данных. <...> Запись данных в регистр Tx data вызывает запись данных в буфер FIFO пере‑ датчика. <...> Аналогично, чтение из регистра Rx data вызывает чтение данных из буфера FIFO приемника.

Предпросмотр: Компоненты и технологии №7 2016.pdf (0,2 Мб)
23

№4 [Электронные компоненты, 2019]

издается с 1995 года, и уже более 15 лет является авторитетным источником профессиональной информации для разработчиков электронной аппаратуры, технического руководства предприятий отрасли, директоров по снабжению и надежным маркетинговым партнером для производителей и дистрибьюторов электронных компонентов

Максимальная скорость передачи: 400 Кбит/с, 8-уровневый буфер FIFO для приема и передачи. – SPI. 4-проводной <...> Соответственно, размер буфера FIFO составляет 32×32 бит. <...> Помимо общего сброса предусмотрен программный сброс модуля и сброс буфера FIFO. <...> Приемник получает аудиоданные и разделяет их с использованием левого и правого буферов FIFO глубиной <...> Данные поступают в передатчик от процессора через соответствующие регистры в левый и правый буферы FIFO

Предпросмотр: Электронные компоненты №4 2019.pdf (0,3 Мб)
24

№5 [Компоненты и технологии, 2004]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

FIFO. <...> В буфере FIFO можно хранить до 16 результатов АЦ-преобразования и один — измерения температуры, что позволяет <...> Если буфер FIFO пуст, то на выводе DOUT устанавливается ноль. <...> Для промежуточного хранения данных используются два буфера (FIFO) емкостью 384 байт (на прием) и 128 <...> Управление FIFO выполняет соответствующий контроллер.

Предпросмотр: Компоненты и технологии №5 2004.pdf (0,2 Мб)
25

№1 [Компоненты и технологии, 2008]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Блоки оснащены дополнительными схемами, помогающими организовать FIFO с аппаратным контролем исчерпания <...> Ранее в ПЛИС Xilinx такие буферы входили в состав каждой логической ячейки и служили для организации <...> входов решение с использованием буферов становилось все более выгодным. <...> FIFO на 28 байт и выделенные каналы DMA на прием и передачу. •• Host-порт USB 2.0 (12 Мбит/с): буфер <...> FIFO и выделенные каналы DMA. •• Device-порт USB 2.0 (12 Мбит/с): буфер FIFO 2 кбайт. •• Интерфейс мультимедиа-карт

Предпросмотр: Компоненты и технологии №1 2008.pdf (0,8 Мб)
26

№4 [Компоненты и технологии, 2004]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Обработанные данные DSP складывает в кольцевой FIFO-буфер в своей памяти данных. <...> же время DSP не прекращает складывать данные во вторую половину FIFO-буфера). <...> После накопления данных во второй половине FIFO-буфера опять дается прерывание на их передачу в ПК и <...> Буфер FIFO позволяет совмещать во времени прием информации по каналу DMA и запись во внешнюю память. <...> При поступлении последней порции данных содержимое буфера FIFO автоматически пересылается в SDRAM.

Предпросмотр: Компоненты и технологии №4 2004.pdf (0,3 Мб)
27

№3 (140) [Компоненты и технологии, 2013]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Построение универсальных синтезируемых моделей асинхронных буферов FIFO в базисе ПЛИС FPGA. <...> ; full_o — флаг заполнения буфера FIFO.• 2) Сигналы порта чтения: rd_clk_i — синхросигнал порта чтения <...> Необходимо отметить, что формирование флагов статуса буфера FIFO является «пессимистическим», то есть <...> На этом декомпозицию задачи построения асинхронного буфера FIFO и определение интерфейсов можно считать <...> К преимуществам представленной модели блока управления портами чтения и записи асинхронного буфера FIFO

Предпросмотр: Компоненты и технологии №3 (140) 2013.pdf (0,2 Мб)
28

№1 (150) [Компоненты и технологии, 2014]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Встроенная система управления памятью с буфером FIFO глубиной 32 значения может быть использована для <...> Это достигается совместным использованием системы генерации прерываний и встроенного буфера FIFO. <...> В состав этой схемы входят следующие элементы: • блок FIFO-памяти команд; • блок FIFO-памяти данных; <...> Буфер FIFO обеспечивает согласованное функционирование различных блоков подуровня кодирования данных <...> Буфер FIFO применяется для согласования работы различных блоков подуровня кодирования данных PCS, тактируемых

Предпросмотр: Компоненты и технологии №1 (150) 2014.pdf (0,2 Мб)
29

№4 (141) [Компоненты и технологии, 2013]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Представлены также примеры построения на основе этих моделей буферов FIFO, иcпользующих технологические <...> Построение универсальных синтезируемых моделей асинхронных буферов FIFO в базисе ПЛИС FPGA. <...> Обе рассмотренные модели блоков управления портами буфера FIFO позволяют подключать к ним модули памяти <...> Первая реализация представляет собой асинхронный буфер FIFO глубиной 16 шестнадцатиразрядных слов данных <...> Построение универсальных синтезируемых моделей асинхронных буферов FIFO в базисе ПЛИС FPGA.

Предпросмотр: Компоненты и технологии №4 (141) 2013.pdf (0,2 Мб)
30

№2 [Электронные компоненты, 2017]

издается с 1995 года, и уже более 15 лет является авторитетным источником профессиональной информации для разработчиков электронной аппаратуры, технического руководства предприятий отрасли, директоров по снабжению и надежным маркетинговым партнером для производителей и дистрибьюторов электронных компонентов

После мультиплексора перед входом в АцП установлен аналоговый буфер с входным RC-фильтром (85 Ом – 9 <...> программных и внутренних аппаратных источников можно использовать шесть внешних событий. 8-уровневый FIFO <...> Как и АцП, оба цАП управляются и тактируются независимо. 4-уровневый FIFO для каждого цАП сохраняет данные <...> В состав модуля интерфейсов входит буфер FIFO и генератор скорости передачи данных для каждого из каналов <...> В состав модуля интерфейсов входит буфер FIFO.

Предпросмотр: Электронные компоненты №2 2017.pdf (0,3 Мб)
31

№6 [Компоненты и технологии, 2005]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Нет буфера 5 В лог. буфер один SPST) NO восемь SPST)NO восемь SPST)NO 20 A 1,5 A 1,5 A 5)pin SMD 64) <...> В состав видеопорта входит буфер FIFO объемом 5120 байт. <...> Буфер FIFO поддерживает конфигурации с разделением компонент YCbCr входного потока в отдельные параллельно <...> работающие FIFO и обратно при вводе и выводе видеоданных. <...> Он имеет буфер FIFO объемом 328 байт и поддерживает организацию четырех каналов передачи данных, два

Предпросмотр: Компоненты и технологии №6 2005.pdf (0,4 Мб)
32

№4 [Приборы и техника эксперимента, 2017]

Когда необходим больший буфер, используются внешние DRAM 64 Мбайт, чтобы увеличить глубину FIFO. <...> буфер может содержать только десять. <...> Блок-схема FPGA-логики для детекторного модуля cMICE. 1 – интерфейс входных данных; 2 – FIFO-буфер для <...> После оцифровки сигналов с BP данные находятся в буфере CHM и готовы к отправке в буфер FIFO-платы специального <...> Для каждого запуска 16-разрядные слова (глубина 213, т.е. 8192) записываются в буфер FIFO на скорости

Предпросмотр: Приборы и техника эксперимента №4 2017.pdf (0,2 Мб)
33

Введение в электротехнику. Элементы и устройства вычислительной техники учеб. пособие для вузов

Автор: Шестеркин А. Н.
М.: Горячая линия – Телеком

Рассмотрены основные понятия и методы расчета цепей постоянного и переменного тока, элементы и устройства комбинационного и последовательного типа, запоминающие устройства, АЦП и ЦАП. Приведены задания для практической работы, методика их выполнения и контрольные вопросы для самопроверки. Кратко рассмотрены приборы системы моделирования NI Multisim, используемые при проведении практических работ.

Для копирования в буфер открытого документа (не всего экрана) следует воспользоваться клавишами Alt+Print <...> FIFO. <...> При записи информации в пустой буфер FIFO она сразу же становится доступной для чтения, т.е. поступает <...> Такое ЗУ называют буфером LIFO, или стековыми запоминающими устройствами. <...> Для использования блока в других схемах можно либо скопировать его через буфер обмена, либо вставить

Предпросмотр: Введение в электротехнику. Элементы и устройства вычислительной техники. Учебное пособие для вузов. (1).pdf (1,3 Мб)
34

PLR7: импульсные источники питания постоянного тока нового поколения с минимальным уровнем пульсаций [Электронный ресурс] / Компоненты и технологии .— 2017 .— №1(186) .— С. 106-106 .— Режим доступа: https://rucont.ru/efd/561213

Компания GW Instek (Тайвань) представляет новую серию импульсных источников PLR7 с минимальным уровнем шумов и пульсаций (0,5 мВскз, 10 мАскз)

Построение универсальных синтезируемых моделей асинхронных бу‑ феров FIFO в базисе ПЛИС FPGA. <...> Построение универсальных синтезируемых моделей асинхронных бу‑ феров FIFO в базисе ПЛИС FPGA. <...> Подходы к организации уни‑ фицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных <...> Подходы к организации уни‑ фицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных <...> Схемы включения буферов FIFO с унифицированным интерфейсом в тракт данных между источником и приемни‑

35

№2 (151) [Компоненты и технологии, 2014]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

FIFO: 8×32 DEI1016A 44L PQFP E 2 5 Максимальное напряжение на Rx: ±29 В; буфер FIFO: 8×32 DEI1016A-G <...> 29 В; буфер FIFO: 8×32 DEI1016-MMS 44L CLCC M 2 5 Максимальное напряжение на Rx: ±29 В; буфер FIFO: 8 <...> : ±29 В; буфер FIFO: 8×32 DEI1016-QMS 44L PQFP M 2 5 Максимальное напряжение на Rx: ±29 В; буфер FIFO <...> ; буфер FIFO: 3×32×32 DEI1084-MES-G 64L MLPQ E 2 Ѵ 3,3 или 5 Регистр управления/статуса; буфер FIFO: <...> ; буфер FIFO: 3×32×32; вывод TXSEL Рис. 5.

Предпросмотр: Компоненты и технологии №2 (151) 2014.pdf (0,2 Мб)
36

№9 [Компоненты и технологии, 2003]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

FIFO. <...> конфигурируемых TX/RX-буферов. <...> В режиме «2» входные буферы RX организуются в буфер FIFO на 8 сообщений и принимаемые данные не зависят <...> FIFO. <...> Затем выбранные данные пакетами пересылаются в шину PCI из внутреннего буфера FIFO.

Предпросмотр: Компоненты и технологии №9 2003.pdf (0,3 Мб)
37

Организация коммутирующей шинной инфраструктуры, соединяющей агенты синхронного системного интерфейса Simple Target Interface — STI версии 1.0 [Электронный ресурс] / Н. Борисенко // Компоненты и технологии .— 2017 .— №5(190) .— С. 150-154 .— Режим доступа: https://rucont.ru/efd/600519

Автор: Борисенко Николай

Изложены принципы построения инфраструктуры локальной системной шины, соединяющей агенты одного сегмента стыка простого исполнителя STI версии 1.0 в объеме кристалла СБИС или ПЛИС. Рассмотрена организация дешифратора адреса, коммутаторов шин чтения данных и выборки исполнителя. Приведен пример описания шинной инфраструктуры сегмента STI на языке Verilog. Предложены варианты подключения исполнителей к сегментам шины с меньшей разрядностью данных

Подтягивающий резистор задает значение сигнала на разделяемой линии связи в том случае, когда все буферы <...> При обращении к младшему (четному) байту бит адреса S_ADDR[0] содержит ноль, проходящий через буфер на <...> Подходы к организации унифицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных <...> Схемы включения буферов FIFO с унифицированным интерфейсом в тракт данных между источником и приемником <...> Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения

38

№6 [Электронные компоненты, 2019]

издается с 1995 года, и уже более 15 лет является авторитетным источником профессиональной информации для разработчиков электронной аппаратуры, технического руководства предприятий отрасли, директоров по снабжению и надежным маркетинговым партнером для производителей и дистрибьюторов электронных компонентов

В модуль АцП встроен усилитель с программируемым коэффициентом усиления и буфер FIFO с четырьмя входами <...> Все буферы размещены в ОзУ. <...> Считываемые данные поступают в 256-бит буфер. <...> , что буфером управляет DMA, а не интерфейс DCMI. <...> Контроллер поддерживает два слоя изображения с FIFO размерностью 64×64 бит для каждого слоя.

Предпросмотр: Электронные компоненты №6 2019.pdf (0,3 Мб)
39

№1 (138) [Компоненты и технологии, 2013]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Интерфейс второй модели буфера FIFO показан на рис. 14. <...> Буфер FIFO, построенный на основе второй модели, способен хранить четыре слова данных. <...> Хранение данных во второй модели буфера FIFO организовано по несимметричной схеме 3+1. <...> Среди преимуществ второй синтезируемой модели буфера FIFO можно выделить: 1. <...> Вторую синтезируемую модель буфера FIFO целесообразно использовать при необходимости построения FIFO

Предпросмотр: Компоненты и технологии №1 (138) 2013.pdf (0,2 Мб)
40

№3 [Электросвязь, 2016]

Журнал «Электросвязь» — ежемесячный научно-технический журнал по проводной и радиосвязи, телевидению и радиовещанию, предназначенный для широкого круга специалистов в области связи и информатизации. Основан в 1933 г. Журнал «Электросвязь» — это: - результаты новейших научных исследований, обеспечивающих повышение эффективности сетей связи, методы их проектирования с использованием перспективных технологий как отечественных, так и зарубежных; - вопросы создания экономически эффективных служб связи, внедрения новых услуг, управления сетями, их технического обслуживания на основе современных решений; - оперативная информация о деятельности и технической политике Министерства информационных технологий и связи РФ, администраций связи других стран СНГ, Регионального содружества в области связи, Международного союза электросвязи. Публикации в «Электросвязи» учитываются Высшей Аттестационной Комиссией при Министерстве Образования РФ при защите диссертаций на соискание ученой степени кандидата и доктора наук.

Отфильтрованные в этом модуле SIP-сообщения передаются в буфер FIFO (first in first out) 2, в котором <...> Модуль анализа 3 последовательно извлекает SIPсообщения из буфера и, сопоставляя их с имеющимися в базе <...> Здесь АИУ являются буфером между абонентом и оператором, поэтому для улучшения качества восприятия телефонных

Предпросмотр: Электросвязь №3 2016.pdf (0,3 Мб)
41

Синхронный системный интерфейс взаимодействия вычислительных ядер с периферийными блоками кристалла СБИС [Электронный ресурс] / Н. Борисенко // Компоненты и технологии .— 2016 .— №10(183) .— С. 131-138 .— Режим доступа: https://rucont.ru/efd/480465

Автор: Борисенко Николай

Статья посвящена вопросам организации взаимодействия функциональных блоков в объеме кристалла СБИС, а именно процессорных ядер, контроллеров DMA и мостов системных шин с периферийными блоками, такими как контроллеры GPIO, SPI, I2C, UART, таймеры и широтно-импульсные модуляторы — ШИМ.

Подходы к организации унифицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных <...> Схемы включения буферов FIFO с унифицированным интерфейсом в тракт данных между источником и приемником <...> Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения

42

Периферийные устройства: интерфейсы, схемотехника, программирование [учеб. пособие]

Автор: Авдеев В. А.
М.: ДМК-Пресс

В книге с энциклопедической полнотой рассматриваются периферийные устройства персонального компьютера; принципы действия и применения разнообразных шин (PCI, SCSI, USB, IEEE 1394, I2C, SATA, SAS, PCI Express); интерфейсная схемотехника; интерактивные устройства ввода; способы обмена данными, видеоадаптеры и мониторы; печатающие устройства, сканеры, жесткие диски, дисководы CD и DVD, преобразователи информации, модемы и т. д. Приведены основные сведения по защите информации от ошибок (коды Хэмминга, БЧХ и Рида Соломона). Показаны рисунки динамических моделей некоторых периферийных устройств и шин, поясняющие принципы их работы. Изложены вопросы программирования некоторых периферийных устройств на регистровом уровне и составлены функциональные графы вариантов программных заданий. Рассмотрены способы построения пространственных интерфейсов ввода/вывода на базе микросхем коммутационных устройств. Книга содержит большое количество схем и таблиц, способствующих лучшему пониманию соответствующей информации. Главы в основном имеют следующую структуру: основные терминологические определения, описание функциональных, аппаратных и параметрических классификационных признаков, справочное дополнение, контрольные вопросы и упражнения, список литературы.

Буфер FIFO (First In First Out, первым пришел – первым вышел) – буферная память с обслуживанием в порядке <...> Микросхема NS16550 содержит 16�байтные буферы FIFO передатчика и при� емника, позволяющие без потери <...> Режим FIFO задается би� тами D7 и D6 (D7D6=11 – режим FIFO микросхемы 16550A, D7D6=10 – режим FIFO микросхемы <...> Буфер FIFO («первый вошел – первый ушел») предназначен для временного хранения кодов нажатия и отжатия <...> Коды нажатия (отжатия) из буфера FIFO посылаются в контроллер при возникновении на ли� нии CLK высокого

Предпросмотр: Периферийные устройства интерфейсы, схемотехника, программирование.pdf (22,9 Мб)
43

№5(190) [Компоненты и технологии, 2017]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

(BMU) Классификация устройства управления Выделение буфера Освобождение буфера Статистика устройства <...> logic available and therefore can accommodate only one FIFO36E1 or one FIFO18E1. <...> Подходы к организации унифицированного ряда синтезируемых моделей буферов FIFO, реализуемых в различных <...> Схемы включения буферов FIFO с унифицированным интерфейсом в тракт данных между источником и приемником <...> Организация синхронных буферов FIFO с унифицированным интерфейсом, построенных на регистрах общего назначения

Предпросмотр: Компоненты и технологии №5(190) 2017.pdf (0,1 Мб)
44

№1 [Автометрия, 2015]

Научный журнал Сибирского отделения РАН. В журнале публикуются оригинальные статьи и обзоры по следующим разделам: - суперкомпьютерные системы анализа и синтеза изображений (сигналов); - методы и средства искусственного интеллекта в научных исследованиях; - вычислительные сети и системы передачи данных; - автоматизация проектирования в микро- и оптоэлектронике; - микропроцессорные системы реального времени для научных и промышленных применений; - физика твердого тела, оптика и голография в приложениях к компьютерной и измерительной технике; - физические и физико-технические аспекты микро- и оптоэлектроники; - лазерные информационные технологии, элементы и системы. В редакционную коллегию входят признанные специалисты ведущих академических институтов России. Журнал адресован научным работникам, аспирантам, инженерам и студентам, интересующимся результатами фундаментальных и прикладных исследований в области высоких информационных технологий на базе новейших достижений физики, фотохимии, материаловедения, информатики и компьютерной техники. Круг авторов журнала широк: от ведущих научных центров и вузов России до ближнего и дальнего зарубежья. Все без исключения статьи рецензируются. В журнале публикуются оригинальные статьи и обзоры по следующим разделам: * анализ и синтез сигналов и изображений; * системы автоматизации в научных исследованиях и промышленности; * вычислительные и информационно-измерительные системы; * физико-технические основы микро- и оптоэлектроники; * оптические информационные технологии; * моделирование в физико-технических исследованиях; * нанотехнологии в оптике и электронике. Журнал практикует выпуск специализированных номеров. Журнал включен в Перечень ведущих рецензируемых научных журналов, рекомендованных для публикаций Высшей аттестационной комиссией. Журнал переводит и издает фирма “Аллертон Пресс” (США) под названием “Optoelectronics, Instrumentation and Data Processing”. Учредителями журнала являются: Сибирское отделение РАН и Институт автоматики и электрометрии СО РАН.

Измеренные последовательные значения текущей величины сигнала записываются в кольцевой буфер и далее <...> С аналогичной целью используется буфер FIFO для сигналов триггера, поступающих из модуля ECLCollector <...> и управляющих запуском преобразования в АЦП и положением указателя записи в буфер ADC DATA. <...> DSP Óïàêîâùèê Êîíòðîëëåð (FIFO) ALMOST_BUSY Trigger ÏËÈÑ ShaperDSP SDRAM1 E C L C ol le ct or ADC1 ADC16 <...> Т. 51, № 1 Для снижения требований к вычислительной мощности процессора при записи данных в буфер DSP

Предпросмотр: Автометрия №1 2015.pdf (0,4 Мб)
45

№6 (143) [Компоненты и технологии, 2013]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

Буфер чтения страниц: 16 байт/8 слов.• Буфер записи 64 байт/32 слова.• Эстрасектор безопасности: 128 <...> Использование ее совместно с 64-битным буфером FIFO автоматизирует процесс приема, передачи и обработки <...> FIFO и встроенный битовый синхронизатор. <...> заполняя буфер заданного размера. <...> Построение универсальных синтезируемых моделей асинхронных буферов FIFO в базисе ПЛИС FPGA // Компоненты

Предпросмотр: Компоненты и технологии №6 (143) 2013.pdf (0,2 Мб)
46

Новый водостойкий барометрический датчик LPS35HW от STMicroelectronics [Электронный ресурс] / Компоненты и технологии .— 2016 .— №10(183) .— С. 104-104 .— Режим доступа: https://rucont.ru/efd/480458

Компания STMicroelectronics представляет LPS35HW — ультракомпактный пьезорезистивный датчик давления, функционирующий как барометр, с цифровым выходом I2C или SPI Чувствительный элемент датчика предназначен для измерения абсолютного давления и состоит из подвесной мембраны, изготовленной по специальному процессу, разработанному STMicroelectronics.

выходе о температуре; • частота обновления показаний: 1–75 Гц; • интерфейсы: SPI и I2C; • встроенный буфер <...> : FIFO; • функции прерываний: «Данные готовы», «Флаги FIFO», «Пороги по давлению»; • питание: 1,7–3,6

47

№3 [Компоненты и технологии, 2005]

На сегодняшний день журнал Компоненты и технологии занимает лидирующие позиции на рынке изданий, ориентированных на специалистов в области электроники, в России и по всей территории бывшего СССР. Постоянными являются следующие рубрики: Рынок Компоненты: Пассивные элементы; ВЧ/СВЧ элементы; Датчики; Оптоэлектроника; Элементы защиты; Усилители; Источники питания; АЦП/ЦАП; ПАИС; Интерфейсы; Память; ПЛИС; ЦСП (цифровые сигнальные процессоры); Микроконтроллеры; Системы на кристалле; Микросхемы для телекоммуникаций Блоки питания Силовая электроника Интерфейс пользователя Цифровая обработка сигнала Беспроводные технологии Системы идентификации Схемотехника, проектирование, моделирование

В состав видеопорта входит буфер FIFO объемом 5120 байт. <...> Буфер FIFO поддерживает конфигурации с разделением компонентов YCbCr входного потока в отдельные параллельно <...> работающие FIFO и обратно при вводе и выводе видеоданных. <...> При работе видеопорта в двухканальном режиме FIFO разделяется между каналами. <...> ток потребления в дежурном режиме (максимум 1 мкА при отключенном буфере).

Предпросмотр: Компоненты и технологии №3 2005.pdf (0,4 Мб)
48

Интерактивный практикум по компьютерной схемотехнике на Delphi [учеб. пособие]

Автор: Авдеев В. А.
М.: ДМК-Пресс

В книге рассматриваются способы создания демонстрационных диалоговых моделей (обучающих и проверяющих) различных компьютерных устройств и алгоритмов программ. Представлены интерактивные модели: логических схем, преобразователей чисел, триггеров, регистров, счетчиков, жестких дисков, интерфейсов ввода-вывода, кодирующих и декодирующих устройств, преобразователей сигналов, коммутаторов, клавиатурных и запоминающих устройств и других устройств, облегчающие быстрое понимание принципов их функционирования. Для визуального создания моделей используется графическая среда Delphi, поэтому в книге также излагаются основы ее применения по принципу «от простых моделей к сложным». Наглядное обучение, предлагаемое в книге, может быть использовано для эффективного индивидуального компьютерного (дистанционного) обучения началам Delphi и компьютерной схемотехники. Кроме того, во время проведения лекционных занятий приведенные демонстрационные модели можно отображать на большой экран с помощью проекционного устройства и ноутбука.

Этот код преобразуется в двухбайтовый код, хранимый в буфере клавиатуры. <...> Четырехбитный регистр сдвига Затем этот рисунок через буфер обмена помещаем в Word и запоминаем его в <...> ), содержащее матрицу (поле) датчиков клавиш и микропроцессор (микроконтроллер) с буферной памятью (FIFO <...> FIFO, формирование последовательной кодовой посылки сканкода специального формата и передача его в контроллер <...> Буфер FIFO (First In First Out – первым пришел – первым вышел) – буферная память с обслуживанием в порядке

Предпросмотр: Интерактивный практикум по компьютерной схемотехнике на Delphi.pdf (23,2 Мб)
49

Построение вычислительных блоков на основе программируемых логических интегральных схем со специализированными сопроцессорами [Электронный ресурс] / Гурин, Огнев // Известия высших учебных заведений. Поволжский регион. Технические науки .— 2012 .— №1 .— С. 65-71 .— Режим доступа: https://rucont.ru/efd/269615

Автор: Гурин
М.: ПРОМЕДИА

Рассматриваются вопросы построения встроенных вычислительных блоков на основе программируемых логических интегральных схем со специализированными процессорами, реализованных с применением скоростного интерфейса FSL. Приводится пример реализации и результаты экспериментального исследования.

типа FIFO в блок сопроцессора, последний выполняет необходимые вычисления и возвращает результаты в <...> FIFO в блок пользователя (сопроцессор), последний выполняет необходимые вычисления и возвращает результаты <...> в процессор через буфер. <...> Затем после двух тактов ожидания буфер освобождается и записывается число D4. Рис. 1. <...> В результате через 16 циклов (это емкость буфера FIFO) происходит переполнение буфера, о чем свидетельствует

50

Интерактивный практикум по компьютерной схемотехнике на Delphi [учеб. пособие]

Автор: Авдеев В. А.
М.: ДМК-Пресс

В книге рассматриваются способы создания демонстрационных диалоговых моделей (обучающих и проверяющих) различных компьютерных устройств и алгоритмов программ. Представлены интерактивные модели: логических схем, преобразователей чисел, триггеров, регистров, счетчиков, жестких дисков, интерфейсов ввода-вывода, кодирующих и декодирующих устройств, преобразователей сигналов, коммутаторов, клавиатурных и запоминающих устройств и других устройств, облегчающие быстрое понимание принципов их функционирования. Для визуального создания моделей используется графическая среда Delphi, поэтому в книге также излагаются основы ее применения по принципу «от простых моделей к сложным». Наглядное обучение, предлагаемое в книге, может быть использовано для эффективного индивидуального компьютерного (дистанционного) обучения началам Delphi и компьютерной схемотехники. Кроме того, во время проведения лекционных занятий приведенные демонстрационные модели можно отображать на большой экран с помощью проекционного устройства и ноутбука.

Этот код преобразуется в двухбайтовый код, хранимый в буфере клавиатуры. <...> Четырехбитный регистр сдвига Затем этот рисунок через буфер обмена помещаем в Word и запоминаем его в <...> ), содержащее матрицу (поле) датчиков клавиш и микропроцессор (микроконтроллер) с буферной памятью (FIFO <...> FIFO, формирование последовательной кодовой посылки сканкода специального формата и передача его в контроллер <...> Буфер FIFO (First In First Out – первым пришел – первым вышел) – буферная память с обслуживанием в порядке

Предпросмотр: Интерактивный практикум по компьютерной схемотехнике на Delphi.pdf (23,2 Мб)
Страницы: 1 2 3 ... 255