СТЕКИ КОММУНИКАЦИОННЫХ ПРОТОКОЛОВ СПИСОК ЛИТЕРАТУРЫ ГЛОССАРИЙ 151 152 216 154 155 157 159 160 161 162 7 Список сокращений ALU – Arithmetic Logic Unit ASP – Application-Specific Processor BSP – Burroughs Scientific Processor CISC – Complete Instruction Set Computer COMA – Cacheonly Memory Architecture COW – Cluster of Workstattions CPI – Cycles Per Instruction CPU – Central Processing Unit CTR – Cut-Through Routing DSM – Distributed Shared Memory DSP – Digital Signal Processor EDSAC – Electronic Delay Storage Automatic Computer EDVAC – Electronic Discrete Variable Automatic Computer ENIAC – Electronic Numerical Integrator and Computer EPIC – Explicitly Parallel Instruction Computing FIFO – First In, First Out GPP – General-Purpose Preprocessor HPF – High Perfomance Fortran IA – Intel Architecture IEEE – Institute of Electrical and Electronics Engineers ILP – Instruction Level Parallelism ISA – Industrial Standard Architecture LSI – Large-Scale Integration MIMD – Multiple Instruction stream, Multiple Data stream MISD – Multiple Instruction stream, Single Data stream MMX – Multimedia Extensions MPI – Message Passing Interface MPP – Massively Parallel Processing NORMA – NO Remote Memory Access NUMA – Non Uniform Memory Access PVM – Parallel Virtual Machines PVP – Player Versus Player RAID – Redundant Array of Independent Disks RAM – Random access memory RISC – Restricted (reduced) Instruction Set Computer ROSC – Removed Operand Set Computer SIMD – Single Instruction, Multiple Data SISD – Single Instruction, Single Data SMP – Symmetric Multiprocessor SMT – Simultaneous Multi-Threading SSE – Streaming SIMD Extensions TCP – Transmission Control Protocol TFLOPS – Floating-Point Operations Per Second 8 TRAC – Texas Reconfigurable Array Computer UDP – User Datagram Protocol UMA – Uniform Memory Access VLIW – Very Long Instruction Word VLSI – Very Large-Scale Integration АЗУ – Ассоциативное Запоминающее Устройство АКК – Адаптера «канал-канал» АЛУ – Арифметко-логическое Устройство АП – Ассоциативный Процессор АСК – Архитектура Систем <...>
Архитектура_вычислительных_систем._Конспект_лекций.pdf
УДК 621.391
Карташевский И.В., Малахов С.В.
Архитектура вычислительных систем. Конспект лекций. - Самара.: ФГОБУ
ВПО ПГУТИ, 2013. - 234 с.
Пособие позволяет слушателям понять строение ЭВМ, принципы
функционирования, научится ориентироваться в выборе на основе их
классификаций; раскрывает принципы построения многопроцессорной
вычислительной техники.
Предназначено для студентов обучающихся по направлению 230105
«Программное обеспечение средств вычислительной техники и
автоматизированных систем»
Рецензент:
Осипов О.В. - д.ф.-.м..н., проректор по информатизации и образовательным
технологиям ФГОБУ ВПО ПГУТИ.
Федеральное государственное образовательное бюджетное учреждение
высшего профессионального образования «Поволжский государственный
университет телекоммуникаций и информатики»
© Карташевский И.В., Малахов С.В., 2013
3
Стр.3
Оглавление
СПИСОК СОКРАЩЕНИЙ
ВВЕДЕНИЕ
ЛЕКЦИЯ 1.
ТЕМА 1. ВВЕДЕНИЕ В ПРЕДМЕТ. ПОНЯТИЯ ЭВМ И ВС
1.1. ПОНЯТИЯ ЭВМ И ВС
1.2. ПОНЯТИЕ АРХИТЕКТУРЫ ВС
1.3. ПРЕДПОСЫЛКИ РАЗВИТИЯ ВС. ЗАКОН ГРОША ДЛЯ ВС
1.4. АРХИТЕКТУРА КАК НАБОР ВЗАИМОДЕЙСТВУЮЩИХ КОМПОНЕНТОВ
8
11
13
13
13
13
14
15
1.5. АРХИТЕКТУРА КАК ИНТЕРФЕЙС МЕЖДУ УРОВНЯМИ ФИЗИЧЕСКОЙ СИСТЕМЫ16
ЛЕКЦИЯ 2.
ТЕМА 2. ЭВОЛЮЦИЯ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ
2.1. ТЕОРИЯ ЭВОЛЮЦИИ КОМПЬЮТЕРОВ
2.2. ЗАКОН МУРА
2.3. ДУАЛИЗМ В РАЗВИТИИ ТЕХНИКИ
2.4. ПРИНЦИПЫ ФОН-НЕЙМАНА
2.5. ПОКОЛЕНИЯ ЭВМ
ЛЕКЦИЯ 3.
ТЕМА 3. АРХИТЕКТУРА СИСТЕМЫ КОМАНД. CISC И RISC
АРХИТЕКТУРЫ ПРОЦЕССОРОВ
3.1. МНОГОУРОВНЕВАЯ КОМПЬЮТЕРНАЯ ОРГАНИЗАЦИЯ
3.2. АРХИТЕКТУРА СИСТЕМЫ КОМАНД
3.3. CISC И RISC АРХИТЕКТУРЫ ПРОЦЕССОРОВ
3.4. РАЗВИТИЕ АРХИТЕКТУР СОВРЕМЕННЫХ МП
ЛЕКЦИЯ 4.
ТЕМА 4. АРХИТЕКТУРА МИКРОПРОЦЕССОРОВ
4.1. АРХИТЕКТУРА VLIW
4.2. АРХИТЕКТУРА EPIC
4.3. ТЕХНОЛОГИЯ IA-64
4.4. INTEL ITANIUM
ЛЕКЦИЯ 5.
ТЕМА 5. КОНЦЕПТУАЛЬНОЕ ПОНЯТИЕ О ВС
5.1. МОДЕЛЬ ВЫЧИСЛИТЕЛЯ
5.2. ВОЗМОЖНОСТИ СОВЕРШЕНСТВОВАНИЯ ЭВМ
5.3. МОДЕЛЬ КОЛЛЕКТИВА ВЫЧИСЛИТЕЛЕЙ
5.4. СТРУКТУРА КОЛЛЕКТИВА ВЫЧИСЛИТЕЛЕЙ
5.5. АЛГОРИТМ РАБОТЫ КОЛЛЕКТИВА ВЫЧИСЛИТЕЛЕЙ
ЛЕКЦИЯ 6.
17
18
18
20
19
20
22
30
30
30
28
29
31
36
37
40
42
43
46
61
61
61
49
52
53
71
57
4
Стр.4
ТЕМА 6. ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
6.1. ПРИНЦИПЫ ТЕХНИЧЕСКОЙ РЕАЛИЗАЦИИ МОДЕЛИ КОЛЛЕКТИВА
ВЫЧИСЛИТЕЛЕЙ
6.2. АРХИТЕКТУРНЫЕ СВОЙСТВА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
6.3. ПАРАЛЛЕЛЬНАЯ ОБРАБОТКА. УРОВНИ ОРГАНИЗАЦИИ ПАРАЛЛЕЛИЗМА
6.4. СИСТЕМЫ (ЯЗЫКИ) ПАРАЛЛЕЛЬНОГО ПРОГРАММИРОВАНИЯ
6.5. СПОСОБЫ КЛАССИФИКАЦИИ ВС
6.6. МНОГОМАШИННЫЕ ВС. РЕЖИМЫ РАБОТЫ. ОТЛИЧИЯ ОТ
МНОГОПРОЦЕССОРНЫХ ВС
6.7. УРОВНИ КОМПЛЕКСИРОВАНИЯ В ВС
ЛЕКЦИЯ 7.
ТЕМА 7. КЛАССИФИКАЦИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ.
ПАРАЛЛЕЛЬНЫЕ АЛГОРИТМЫ
7.1. ОСНОВНЫЕ КЛАССЫ ВС
7.3. ПОКАЗАТЕЛИ ЭФФЕКТИВНОСТИ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛЕНИЙ
7.4. ЗАКОН АМДАЛА
ЛЕКЦИЯ 8.
ТЕМА 8. ПАРАЛЛЕЛЬНЫЕ ВЫЧИСЛЕНИЯ
8.1. АЛГОРИТМЫ МАРШРУТИЗАЦИИ. МЕТОДЫ ПЕРЕДАЧИ ДАННЫХ.
ЛАТЕНТНОСТЬ И ПРОПУСКНАЯ СПОСОБНОСТЬ СЕТИ
8.2. ПЕРЕДАЧА ДАННЫХ МЕЖДУ ДВУМЯ ПРОЦЕССОРАМИ И
ШИРОКОВЕЩАТЕЛЬНАЯ ПЕРЕДАЧА
ЛЕКЦИЯ 9.
9.2. МНОГОУРОВНЕВАЯ ОРГАНИЗАЦИЯ ОБЩЕЙ ПАМЯТИ
9.3. ПАМЯТЬ С ЧЕРЕДОВАНИЕМ АДРЕСОВ
9.4. СИММЕТРИЧНЫЕ (SMP) МНОГОПРОЦЕССОРНЫЕ ВС. АРХИТЕКТУРА ТИПА
UMA, COMA, NUMA
ЛЕКЦИЯ 10.
ТЕМА 10. ВЕКТОРНЫЕ И ВЕКТОРНО-КОНВЕЙЕРНЫЕ
ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
10.1. ПОНЯТИЕ ВЕКТОРА И РАЗМЕЩЕНИЕ ДАННЫХ В ПАМЯТИ
10.2. ПОНЯТИЕ ВЕКТОРНОГО ПРОЦЕССОРА
10.3. PVP-СИСТЕМА
10.4. СТРУКТУРА ВЕКТОРНОГО ПРОЦЕССОРА
57
57
77
63
66
68
93
72
102
102
102
7.2. ПАРАЛЛЕЛЬНЫЕ АЛГОРИТМЫ. ПАРАЛЛЕЛЬНАЯ ПРОГРАММА. ЛОКАЛЬНОЕ И
ГЛОБАЛЬНОЕ РАСПАРАЛЛЕЛИВАНИЕ.
77
79
80
82
82
82
84
8.3. СЛОЖНЫЕ ЗАДАЧИ. МАСШТАБИРУЕМОСТЬ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛЕНИЙ.
ФУНКЦИЯ ИЗОЭФФЕКТИВНОСТИ
87
90
ТЕМА 9. ОРГАНИЗАЦИЯ ПАМЯТИ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ90
9.1. СИСТЕМЫ С ОБЩЕЙ И РАСПРЕДЕЛЕННОЙ ПАМЯТЬЮ
90
91
91
93
98
98
98
99
100
101
5
Стр.5
10.5. СТРУКТУРЫ ТИПА «ПАМЯТЬ-ПАМЯТЬ» И «РЕГИСТР-РЕГИСТР»
10.6. ОБРАБОТКА ДЛИННЫХ ВЕКТОРОВ И МАТРИЦ
10.7. УСКОРЕНИЕ ВЫЧИСЛЕНИЙ
10.8. ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА
10.9. СЕКЦИЯ УПРАВЛЕНИЯ ПРОЦЕССОРА
ЛЕКЦИЯ 11.
ТЕМА 11. МАТРИЧНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ
11.1. ИНТЕРФЕЙСНАЯ ВМ
11.2. КОНТРОЛЛЕР МАССИВА ПРОЦЕССОРОВ
11.3. МАССИВ ПРОЦЕССОРОВ
11.4. СТРУКТУРА ПРОЦЕССОРНОГО ЭЛЕМЕНТА
11.5. ПОДКЛЮЧЕНИЕ И ОТКЛЮЧЕНИЕ ПРОЦЕССОРНЫХ ЭЛЕМЕНТОВ
11.6. СЕТИ ВЗАИМОСВЯЗЕЙ ПРОЦЕССОРНЫХ ЭЛЕМЕНТОВ
ЛЕКЦИЯ 12.
ТЕМА 12. ТИПЫ ПАМЯТИ МАТРИЧНЫХ ВЫЧИСЛИТЕЛЬНЫХ
СИСТЕМ
12.1. АССОЦИАТИВНАЯ ПАМЯТЬ
12.2. АССОЦИАТИВНЫЕ ВС
12.3. СИСТОЛИЧЕСКИЕ СТРУКТУРЫ
ЛЕКЦИЯ 13.
ТЕМА 13. КЛАСТЕРНЫЕ И MPP-СИСТЕМЫ
13.1. ТОПОЛОГИИ КЛАСТЕРОВ
13.2. СИСТЕМЫ С МАССОВЫМ ПАРАЛЛЕЛИЗМОМ (MPP-СИСТЕМЫ)
ЛЕКЦИЯ 14.
14.2. ПРЕИМУЩЕСТВА ИСПОЛЬЗОВАНИЯ СЕТЕЙ
ЛЕКЦИЯ 15.
ТЕМА 15. АРХИТЕКТУРА СЕТЕЙ
15.1. АРХИТЕКТУРА ТЕРМИНАЛ – ГЛАВНЫЙ КОМПЬЮТЕР
15.2. ОДНОРАНГОВАЯ АРХИТЕКТУРА
15.3. АРХИТЕКТУРА КЛИЕНТ – СЕРВЕР
15.4. ВЫБОР АРХИТЕКТУРЫ СЕТИ
ЛЕКЦИЯ 16.
ТЕМА 16. СЕМИУРОВНЕВАЯ МОДЕЛЬ OSI
16.1. ВЗАИМОДЕЙСТВИЕ УРОВНЕЙ МОДЕЛИ OSI
16.2. ПРИКЛАДНОЙ УРОВЕНЬ (APPLICATION LAYER)
16.3. УРОВЕНЬ ПРЕДСТАВЛЕНИЯ ДАННЫХ (PRESENTATION LAYER)
118
121
122
126
126
129
132
136
ТЕМА 14. ОБЗОР И АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СЕТЕЙ 136
14.1. ОСНОВНЫЕ ОПРЕДЕЛЕНИЯ И ТЕРМИНЫ
136
138
140
140
140
141
142
201
203
203
203
208
150
6
103
104
104
106
107
109
109
111
111
112
114
115
116
162
162
Стр.6
16.4. СЕАНСОВЫЙ УРОВЕНЬ (SESSION LAYER)
16.5. ТРАНСПОРТНЫЙ УРОВЕНЬ (TRANSPORT LAYER)
ЛЕКЦИЯ 17.
17.1. СЕТЕВОЙ УРОВЕНЬ (NETWORK LAYER)
17.2. КАНАЛЬНЫЙ УРОВЕНЬ (DATA LINK)
17.3. ФИЗИЧЕСКИЙ УРОВЕНЬ (PHYSICAL LAYER)
17.4. СЕТЕЗАВИСИМЫЕ ПРОТОКОЛЫ
17.5. СТЕКИ КОММУНИКАЦИОННЫХ ПРОТОКОЛОВ
СПИСОК ЛИТЕРАТУРЫ
ГЛОССАРИЙ
151
152
216
154
155
157
159
160
161
162
7
Стр.7